musabe24/labor_eds
1
1
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity

Readme visual verbessert

Browse Source
This commit is contained in:
Musab Erdem
2024-02-28 14:39:08 +01:00
parent 75e2b3d035
commit 4019d21a98
1 changed files with 4 additions and 0 deletions
Download Patch File Download Diff File Expand all files Collapse all files

4
labor_4/README.md
View File

@@ -23,11 +23,15 @@ Aufgabenstellung aus der Email:
Eingänge:
CLK: Taktsignal
RESETn: Asynchroner, 0-aktiver Reset, setzt alle Bits im Zählerregister auf 0
CLOCK_DIVIDER: Startwert für den Abwärtszähler
Ausgänge:
SYNC: 1 wenn alle Zählerregister 0, sonst 0
manuel.walz@advantest.com