musabe24/labor_eds
1
1 Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity

Readme visual verbessert

Browse Source
This commit is contained in:
musabe24 committed 2024-02-28 14:39:08 +01:00
1 parent 75e2b3d035
commit 4019d21a98
1 file changed
+4
Download Patch File Download Diff File Expand all files Collapse all files
labor_4/README.md
+4
View File
@@ -23,11 +23,15 @@ Aufgabenstellung aus der Email:
Eingänge: Eingänge:
CLK: Taktsignal CLK: Taktsignal
RESETn: Asynchroner, 0-aktiver Reset, setzt alle Bits im Zählerregister auf 0 RESETn: Asynchroner, 0-aktiver Reset, setzt alle Bits im Zählerregister auf 0
CLOCK_DIVIDER: Startwert für den Abwärtszähler CLOCK_DIVIDER: Startwert für den Abwärtszähler
Ausgänge: Ausgänge:
SYNC: 1 wenn alle Zählerregister 0, sonst 0 SYNC: 1 wenn alle Zählerregister 0, sonst 0
manuel.walz@advantest.com manuel.walz@advantest.com