musabe24/labor_eds
1
1
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity

Readme visual verbessert

Browse Source
This commit is contained in:
Musab Erdem
2024-02-28 14:39:40 +01:00
parent 4019d21a98
commit f9eb244c7f
1 changed files with 2 additions and 2 deletions
Download Patch File Download Diff File Expand all files Collapse all files

4
labor_4/README.md
View File

@@ -22,7 +22,7 @@ Aufgabenstellung aus der Email:
- Wenn das Zählerregister 0 ist soll außerdem der Ausgang SYNC auf 1 gesetzt werden.
Eingänge:
**Eingänge:**
CLK: Taktsignal
@@ -30,7 +30,7 @@ RESETn: Asynchroner, 0-aktiver Reset, setzt alle Bits im Zählerregister
CLOCK_DIVIDER: Startwert für den Abwärtszähler
Ausgänge:
**Ausgänge:**
SYNC: 1 wenn alle Zählerregister 0, sonst 0